Transmission de données de SOR de caméra--DVP, SPI et MIPI

Transmission de données de SOR de caméra--DVP, SPI et MIPI

(1) transmission de données parallèle DVP

Partie commande : PWDN (contrôle de puissance), RST (remise), MCLK est l'horloge principale fournie par BB,
Autobus d'I2C (I2C_CLK, I2C_SDA, registre de capteur de contrôle)
Pièce d'alimentation d'énergie (alimentation d'énergie bi-directionnelle) : AVDD (2.7~3.0V), IOVDD (1.7~3.0V)
Pièce de sortie de DVP : Vsync (signal de synchronisation de cadre), Hsync (ligne signal de synchronisation), PCLK (horloge de pixel), ligne de données de données (à 8 bits ou 10 a mordu) – les données originales de RVB transmises

Diagramme de synchronisation de Vsync (signal de synchronisation de cadre) et de Hsync (signal de synchronisation horizontale)
Dans la figure : identification d'en-tête de cadre, identification d'extrémité de cadre (produite par les bords en hausse et en baisse du vsync respectivement)
Ligne identification principale, ligne identification d'extrémité (produite par les bords de montée et en baisse du hsync respectivement)

PCLK : est le signal d'horloge de synchronisation de pixel, chaque PCLK correspond à un pixel ;
VSYNC : est le signal de synchronisation verticale. Prenant le haut niveau actif comme exemple, VSYNC est placé haut jusqu'à ce qu'il soit tiré bas, et toute la sortie de données d'image par cette section forme un cadre ;
HSYNC : est la ligne signal de synchronisation. Dites le récepteur : toutes les sorties de signal reçues par le récepteur au cours de la période valide de « HSYNC » appartiennent à la même ligne ;
Le port parallèle transmet des signaux de niveau de CMOS. Le capteur qui soutient seulement le port parallèle DVP appartient aux produits bas de gamme et vieux. Les nouveaux capteurs soutiennent généralement une transmission plus rapide de SPI ou de MIPI.

(2) spl parallèle de transmission de données

D'exploitation par groupes de bits avec l'en-tête de cadre a 1bit, 2bit, 4bit recevant le format :
1bit
Data0 7 6 5 4 3 2 1 0
2bit
Data0 7 5 3 1
Data1 6 4 2 0
4bit
Data0 7 3
Data1 6 2
Data2 5 1
Data3 4 0
La composition d'un cadre de paquet de données :

(3) transmission de données périodiques MIPI

MIPI est un standard ouvert pour les processeurs d'application mobiles lancés par le MIPI Alliance, et le protocole MIPI-CSI-2 est un sous-protocole du protocole de MIPI Alliance, qui est particulièrement conçu pour l'interface de la puce de caméra. En raison de sa consommation de grande vitesse et de puissance faible, d'étendue des applications large, de TI, de Samsung, de Qualcomm et d'autres plates-formes sont équipés de l'interface de MIPI

Diagramme de synchronisation de transmission de données :

La composition d'un cadre de paquet de données :